overflow fix

project0.2/subtraction.vcd

@@ -1,5 +1,5 @@
 $date
-	Fri Dec 20 21:26:28 2024
+	Sat Dec 21 02:52:14 2024
 $end
 $version
 	Icarus Verilog
@@ -219,27 +219,55 @@ b110 $
 b110 '
 b110 Q
 #20
+1Z
+1#
+b1100 "
+b1100 *
+b1100 S
+1N
+1L
+1J
+bz100 )
+1A
+1D
+1F
+1?
+0>
+b110 %
+b110 (
+b110 R
+b10 $
+b10 '
+b10 Q
+#30
 0!
 0V
+0J
+0#
+bz000 )
+0A
+0L
 1U
 0E
 1G
+0D
 b1000 "
 b1000 *
 b1000 S
 1N
 0P
 1\
-0B
 1<
+0B
+0F
 1K
 0O
 0Y
 1[
 0Z
 05
-1?
 04
+1>
 1H
 b100 %
 b100 (
@@ -247,7 +275,7 @@ b100 R
 b1100 $
 b1100 '
 b1100 Q
-#30
+#40
 1Z
 0U
 b0 "
@@ -269,7 +297,7 @@ b1000 R
 b1000 $
 b1000 '
 b1000 Q
-#40
+#50
 0!
 0Z
 0V
@@ -309,4 +337,4 @@ b1 R
 b1111 $
 b1111 '
 b1111 Q
-#50
+#60